Tau scaling من هواوي يحول بنية الرقائق إلى اختبار جديد لطموحات الصين في الذكاء الاصطناعي
قدمت هواوي إطار Tau scaling لتحسين أداء الرقائق عبر تقصير مسارات الإشارة بدلاً من الاعتماد فقط على تقليص الترانزستورات. وتقول إن LogicFolding سيظهر في رقائق Kirin في خريف وشتاء 2026 مع رفع الكثافة إلى 238 مليون ترانزستور لكل مليمتر مربع. الاختبار هو إثبات هذه المكاسب في رقائق تجارية وسط قيود على أدوات التصنيع المتقدمة.
ما الذي حدث
قدمت هواوي إطار Tau scaling لتطوير أشباه الموصلات بهدف تحسين أداء الرقائق مع ازدياد صعوبة تقليص الترانزستورات. عرضت المسؤولة في هواوي He Tingbo المقترح في 25 مايو خلال IEEE International Symposium on Circuits and Systems في شنغهاي. ويحدد تقرير KrASIA دورها كرئيسة لقسم أشباه الموصلات ورئيسة لجنة العلماء في الشركة.
ينقل النهج التركيز من التصغير الهندسي إلى تحسينات مرتبطة بالزمن. وبدلاً من الاعتماد فقط على ترانزستورات أصغر، تسعى هواوي إلى تقصير مسارات الإشارة عبر الأجهزة والدوائر والرقائق والأنظمة. وتقول الشركة إن رقائق Kirin المخطط لها في خريف وشتاء 2026 ستكون أول من يعتمد بنية LogicFolding.
لماذا يهم ذلك
الإشارة السوقية ليست أن هواوي أعلنت تصنيعاً حقيقياً بدقة 1.4 نانومتر. يوضح تقرير KrASIA أن الهدف هو كثافة قابلة للمقارنة مع عمليات 14 أنغستروم، أو فئة 1.4 نانومتر، بحلول 2031 من خلال البنية وتصميم الدوائر والتحسين على مستوى النظام.
هذا مهم لأن شركات الرقائق الصينية تواجه قيوداً على أدوات الإنتاج المتقدمة بسبب ضوابط التصدير الأميركية وحلفائها. وإذا أثبتت هواوي مكاسب أداء عبر التخطيط وكفاءة الإشارة، فقد يخفف ذلك بعض الضغط على منظومة رقائق الذكاء الاصطناعي في الصين، لكنه لا يلغي الحاجة إلى رقائق تجارية وعوائد تصنيع واختبارات مستقلة.
من يتأثر وما التالي
يتأثر بشكل مباشر قطاع رقائق الذكاء الاصطناعي في الصين، وفرق شرائح الهواتف الذكية، ومصنعو أشباه الموصلات المحليون. كما تبقى TSMC وIntel وSamsung نقاط مقارنة عالمية مع تحركها نحو عقد 2 نانومتر وفئة الأنغستروم.
الاختبار التالي هو ظهور LogicFolding في رقائق Kirin لعام 2026 كما وُصف، وما إذا كانت نتائج الأداء والكثافة والطاقة في المنتجات الفعلية تدعم ادعاءات هواوي.
Summary version for Medium
Huawei's Tau scaling puts architecture at the center of China's AI-chip push
Why this hardware shift matters for AI and compute buyers
Quick Summary: Huawei proposed Tau scaling, a framework focused on shorter signal paths rather than only smaller transistors. LogicFolding is planned for Kirin chips in fall and winter 2026, with Huawei claiming a density jump to 238 million transistors per square millimeter.
What happened
Huawei has introduced Tau scaling, a semiconductor development framework meant to improve chip performance as conventional transistor shrinking becomes harder. Huawei executive He Tingbo presented the proposal on May 25 at the IEEE International Symposium on Circuits and Systems in Shanghai.
Why it matters
The market signal is not that Huawei has announced true 1.4-nanometer manufacturing.
- Point 1: The central topic is chips-semiconductors, with the announcement framed around concrete operating detail.
- Point 2: KrASIA reports the goal as density comparable to 14 angstroms, or 1.4-nm-class processes, by 2031 through architecture, circuit design and system-level optimization.
The important shift is not the AI label, but the operating boundary it creates for teams.
Who is affected
The immediate audience is China's AI chip sector, smartphone silicon teams and domestic semiconductor manufacturers trying to extend performance without matching the newest global nodes. Customers watching future Kirin devices would also be affected if the claimed density gains translate into real products.
Read the Full Deep Dive
Want to explore the complete technical analysis, enterprise trade-offs, and detailed metrics?
Read the full article originally published at SendTech Times
