AMD تبدأ تصعيد إنتاج معالجات Venice EPYC على تقنية TSMC بدقة 2 نانومتر

Venice ينقل خارطة معالجات الخوادم لدى AMD إلى 2 نانومتر

تقول AMD إن معالج EPYC من الجيل التالي، الذي يحمل الاسم الرمزي Venice، يصعد الإنتاج في Taiwan على تقنية TSMC المتقدمة بدقة 2 نانومتر. وتصف الشركة Venice بأنه معالج AMD EPYC من الجيل السادس وتقول إنه أول منتج حوسبة عالية الأداء في الصناعة يدخل مرحلة تصعيد الإنتاج على تقنية TSMC بدقة 2 نانومتر.

يضع الإعلان معلما تصنيعيا ملموسا خلف خارطة بنية الذكاء الاصطناعي لدى AMD. تقدم AMD وحدة CPU للخوادم بوصفها جزءا من طبقة النظام اللازمة لنشر السحابة والمؤسسات والحوسبة عالية الأداء والذكاء الاصطناعي، وليس مجرد تحديث لمعالج عام.

قالت AMD أيضا إن لديها خططا مستقبلية لتصعيد إنتاج Venice في مصنع TSMC في Arizona. يترك ذلك خطوة تصنيع ثانية غير محسومة: سمت الشركة المسار المستقبلي في Arizona، لكنها لم تعط تاريخ بدء أو هدف حجم أو تخصيص عملاء للإنتاج الأميركي.

الذكاء الاصطناعي الوكيلي يرفع دور CPU

ربطت AMD تصعيد Venice بالطلب من بنية الذكاء الاصطناعي المتسارعة وأحمال الذكاء الاصطناعي الوكيلية. حجة الشركة هي أن وحدات CPU تصبح أكثر أهمية مع تنسيق أنظمة الذكاء الاصطناعي حركة البيانات والشبكات والتخزين والأمن وتنظيم النظام داخل مركز البيانات.

قالت Dr. Lisa Su إن العملاء يحتاجون إلى منصات تستطيع الانتقال من الابتكار إلى الإنتاج بسرعة أكبر مع توسع الذكاء الاصطناعي والأحمال الوكيلية. تمنح هذه العبارة AMD سببا واضحا لوضع معلم عملية الخوادم داخل دورة بنية الذكاء الاصطناعي لا داخل تحديث تصنيع أشباه موصلات فقط.

يبقى الدليل المدعوم بالمصدر مرحلة تصعيد إنتاج، لا نشر عملاء. لم تسم AMD أول عملاء Venice أو حجم الشحن أو نتائج المقارنة أو أثر الإيرادات أو تاريخ التوافر العام للأنظمة التي تستخدم المعالج.

Verano يمدد خارطة الذاكرة

أشارت AMD أيضا إلى Verano، وهو منتج لاحق لـVenice، كجزء من توسيع منتجاتها بدقة 2 نانومتر. وقالت الشركة إن Verano سيستخدم تكامل LPDDR لتلبية طلب الذاكرة المتزايد في أحمال الذكاء الاصطناعي الوكيلية.

يربط هذا التفصيل الخارطة بقيد أوسع في أنظمة الذكاء الاصطناعي: الوصول إلى الذاكرة وحركة البيانات أصبحا مركزيين لكيفية توسع الاستدلال والأحمال الوكيلية. ولم تنشر AMD توقيت إطلاق Verano أو التزامات عملاء أو أرقام أداء، لذلك تبقى الخارطة في مرحلة اتجاه المنتج.

يعطي تصعيد Venice شركة AMD مطالبة تصنيعية على تقنية TSMC بدقة 2 نانومتر ومسارا مستقبليا لمصنع أميركي عبر Arizona. ويتمثل الدليل التشغيلي غير المحسوم في ما إذا كانت AMD تستطيع تحويل معلم العملية إلى عقود خوادم مسماة ونشر قابل للقياس في بنية الذكاء الاصطناعي وحجم إنتاج في Arizona.